字段 | 字段内容 |
---|---|
001 005 010 100 101 102 105 106 200 210 215 225 320 410 606 610 690 701 801 905 999 |
0199031240 20010530105345.0 $a: 7-81065-289-3$d: CNY18.00 $a: 20001117d1999 em y0chiy0108 ea $a: chi $a: CN$b: 510000 $a: ak a 000yy $a: r $a: Verilog HDL 实用教程$A: verilog hdl shi yong jiao cheng$f: 张明编著 $a: 成都$c: 电子科技大学出版社$d: 1999 $a: 213页$c: 图$d: 26cm $a: EDA 技术丛书$A: EDA ji shu cong shu $a: 有书目(第213页)。 $1: 2001 $a: EDA 技术丛书 $a: 硬件描述语言$3: S2000001028 $a: VHDL语言 $a: TP312VH$v: 4 $a: 张明$A: zhang ming$f: 1962- $4: 编著$3: A2001000320 $a: CN$b: BUPTL$c: 20001117 $a: BUPTL$b: 793452-9$d: TP312VH$e: Z275$r: CNY18.00 $a: lsw$b: 8$e: 20010043 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第6232831位用户访问本系统