显示机读码

字段	字段内容
001 005 010 100 101 102 105 106 200 210 215 225 306 311 314 320 410 454 606 690 701 702 801 905	0199074930 20071016090315.0 $a: 7-121-00468-2$d: CNY29.00 $a: 20041122d2004 em y0chiy0191 ea $a: chi$c: eng $a: CN$b: 110000 $a: ak a 000yy $a: r $a: Verilog HDL 数字设计与综合$A: Verilog HDL shu zi she ji yu zong he $d: Verilog HDL: a guide to digital design and synthesis$f: (美)Samir Palnitkar著$g: 夏宇闻...等译$z: eng $a: 北京$c: 电子工业出版社$d: 2004 $a: 306页$c: 图$d: 26cm $a: 国外电子与通信教材系列$A: guo wai dian zi yu tong xin jiao cai xi lie $a: 由电子工业出版社和Pearson Education培生教育出版亚洲有限公司合作出版。 $a: 据原书2003年英文版第2版译出。 $a: 责任者汉译姓取自在版编目: 帕尔尼卡。 $a: 有书目。 $1: 2001 $a: 国外电子与通信教材系列 $1: 2001 $a: Verilog HDL: a guide to digital design and synthesis$1: 205 $a: 2nd ed.$1: 701 1$a: Palnitkar,$b: Samir $a: 程序设计$3: S1998000048 $a: TP312VH$v: 4 $a: 帕尔尼卡$A: pa er ni ka $b: S.$g: (Palnitkar, Samir)$4: 著 $a: 夏宇闻$A: xia yu wen $4: 译 $a: CN$b: BUPT$c: 20041122 $a: BUPT$d: TP312VH$e: P118$f: 20070787$h: 5$r: CNY29.00

字段

字段内容

001
005
010
100
101
102
105
106
200
210
215
225
306
311
314
320
410
454
606
690
701
702
801
905

0199074930
20071016090315.0
$a: 7-121-00468-2$d: CNY29.00
$a: 20041122d2004 em y0chiy0191 ea
$a: chi$c: eng
$a: CN$b: 110000
$a: ak a 000yy
$a: r
$a: Verilog HDL 数字设计与综合$A: Verilog HDL shu zi she ji yu zong he $d: Verilog HDL: a guide to digital design and synthesis$f: (美)Samir Palnitkar著$g: 夏宇闻...等译$z: eng
$a: 北京$c: 电子工业出版社$d: 2004
$a: 306页$c: 图$d: 26cm
$a: 国外电子与通信教材系列$A: guo wai dian zi yu tong xin jiao cai xi lie
$a: 由电子工业出版社和Pearson Education培生教育出版亚洲有限公司合作出版。
$a: 据原书2003年英文版第2版译出。
$a: 责任者汉译姓取自在版编目: 帕尔尼卡。
$a: 有书目。
$1: 2001 $a: 国外电子与通信教材系列
$1: 2001 $a: Verilog HDL: a guide to digital design and synthesis$1: 205 $a: 2nd ed.$1: 701 1$a: Palnitkar,$b: Samir
$a: 程序设计$3: S1998000048
$a: TP312VH$v: 4
$a: 帕尔尼卡$A: pa er ni ka $b: S.$g: (Palnitkar, Samir)$4: 著
$a: 夏宇闻$A: xia yu wen $4: 译
$a: CN$b: BUPT$c: 20041122
$a: BUPT$d: TP312VH$e: P118$f: 20070787$h: 5$r: CNY29.00