显示机读码

字段	字段内容
001 005 010 100 101 102 105 106 200 210 215 225 305 314 320 410 500 606 690 701 702 801 905	01h0323579 20151014142630.0 $a: 978-7-121-26124-4$d: CNY49.00 $a: 20150924d2015 em y0chiy50 ea $a: chi$c: eng $a: CN$b: 110000 $a: a z 000yy $a: r $a: Verilog HDL数字设计与综合$A: Verilog HDL shu zi she ji yu zong he$e: 本科教学版$d: Verilog HDL$e: a guide to digital design and synthesis$f: (美) Samir Palnitkar著$g: 夏宇闻, 胡燕祥, 刁岚松等译$z: eng $a: 北京$c: 电子工业出版社$d: 2015 $a: 302页$c: 图$d: 26cm $a: 国外电子与通讯教材系列$A: guo wai dian zi yu tong xun jiao cai xi lie $a: 据2003年英文第2版译出 $a: 责任者在版编目汉译姓: 帕尔尼卡 $a: 有书目 $1: 2001 $a: 国外电子与通讯教材系列 $1: 0$a: Verilog HDL : a guide to digital design and synthesis$a: Chinese $a: VHDL语言$x: 程序设计$x: 高等学校$j: 教材 $a: TP312VH$v: 5 $a: 帕尔尼卡$A: pa er ni ka$g: (Palnitkar, Samir)$4: 著 $a: 刁岚松$A: diao lan song$4: 译 $a: CN$b: TL$c: 20150919 $a: BUPT$d: TP312VH$r: CNY49.00$e: P118(2)

字段

字段内容

001
005
010
100
101
102
105
106
200
210
215
225
305
314
320
410
500
606
690
701
702
801
905

01h0323579
20151014142630.0
$a: 978-7-121-26124-4$d: CNY49.00
$a: 20150924d2015 em y0chiy50 ea
$a: chi$c: eng
$a: CN$b: 110000
$a: a z 000yy
$a: r
$a: Verilog HDL数字设计与综合$A: Verilog HDL shu zi she ji yu zong he$e: 本科教学版$d: Verilog HDL$e: a guide to digital design and synthesis$f: (美) Samir Palnitkar著$g: 夏宇闻, 胡燕祥, 刁岚松等译$z: eng
$a: 北京$c: 电子工业出版社$d: 2015
$a: 302页$c: 图$d: 26cm
$a: 国外电子与通讯教材系列$A: guo wai dian zi yu tong xun jiao cai xi lie
$a: 据2003年英文第2版译出
$a: 责任者在版编目汉译姓: 帕尔尼卡
$a: 有书目
$1: 2001 $a: 国外电子与通讯教材系列
$1: 0$a: Verilog HDL : a guide to digital design and synthesis$a: Chinese
$a: VHDL语言$x: 程序设计$x: 高等学校$j: 教材
$a: TP312VH$v: 5
$a: 帕尔尼卡$A: pa er ni ka$g: (Palnitkar, Samir)$4: 著
$a: 刁岚松$A: diao lan song$4: 译
$a: CN$b: TL$c: 20150919
$a: BUPT$d: TP312VH$r: CNY49.00$e: P118(2)